2026年8月3日至5日，第16届国际网络空间安全与安全研讨会（The 16th International Symposium on Cyberspace Safety and Security，CSS 2026）在中国澳门举行。CSS系列会议聚焦网络空间安全与可信领域，为国内外相关领域研究人员和开发者提供学术交流平台，议题涵盖人工智能安全、隐私保护、软硬件安全、网络与分布式系统安全等多个方向。
我校夏莹杰教授团队联合中南大学、东莞理工学院和浙江大华技术股份有限公司相关研究人员完成的论文“LitePriv: A Lightweight On-chip Real-Time Privacy Protection Method for IoT Time Series”荣获CSS 2026最佳论文奖（Best Paper Award）。周奕兆博士后为论文第一作者，硕士生陈鑫宇为第二作者，夏莹杰教授为通讯作者。
图1颁奖现场照片
获奖论文面向资源受限物联网设备的端侧片上隐私保护问题。随着物联网设备、可穿戴设备和工业传感网络快速发展，大量具有潜在敏感信息的时序数据直接在设备端产生并参与分析，隐私风险也由传统的后端处理环节延伸至数据采集和片上处理阶段。与此同时，端侧设备普遍面临计算资源有限、存储空间受限和实时性要求高等约束，传统依赖后端的数据保护方式难以同时满足隐私保护与实时分析需求。
图2 LitePriv总体框架图
针对上述问题，LitePriv从数据表示、隐私保护和实时分析三个环节进行协同设计。首先，通过滑动窗口归一化、固定位置采样和幅值量化，将连续时序数据转换为固定长度的离散符号序列，以降低数据存储与计算成本；随后，在离散符号域采用基于随机响应的局部差分隐私机制，实现轻量级源端隐私保护；最后，利用固定高度的Trie结构对扰动数据进行实时匹配与异常检测，实现“数据到达即处理”的低延迟流式分析。
实验结果表明，LitePriv在异常检测任务中取得了约80%的检测准确率。在Xilinx Zynq-7000嵌入式平台上的硬件验证中，系统仅占用19,945个Slice LUTs，端到端处理延迟为27,765 ns，总功耗为0.718 W。与PrivShape、PatternLDP等对比方法相比，LitePriv在保持较好检测性能的同时，进一步降低了硬件资源开销和处理延迟，较好地兼顾了隐私保护、检测性能与硬件成本。
图3获奖证书
从系统实现角度看，该研究将隐私保护机制与片上异常检测流程进行一体化设计，减少了数据在传输、存储和后处理环节的额外负担，为资源受限物联网设备实现低开销、低时延的端侧安全处理提供了新的实践思路，也体现了团队在物联网数据安全与软硬件协同安全方向的持续积累。
杭州电子科技大学CSL实验室成员涵盖本科、硕士、博士等不同培养阶段，形成了具有特色的人才培养模式。实验室长期聚焦物联网安全、芯片安全等国家亟需领域，为学生制定面向国际前沿的研究规划，并与清华大学、浙江大学、中南大学等高校建立联合培养与科研合作机制，优秀学生可与相关研究团队开展长期交流与访学。实验室持续推进高水平科研成果产出，欢迎志向高远、具有自驱力的优秀学生加入CSL实验室！